建指南)
AERIS-10 開源 10.5GHz 相控陣雷達從硬件到 FPGA 的完整構(gòu)建指南【免費下載鏈接】PLFM_RADAROpen-source, low-cost 10.5 GHz PLFM phased array RADAR system項目地址: https://gitcode.com/GitHub_Trending/pl/PLFM_RADARAERIS-10 是一套開源的 10.5 GHz PLFM脈沖線性調(diào)頻相控陣雷達系統(tǒng)倉庫中同時提供了原理圖、PCB 生產(chǎn)文件、FPGA 固件、STM32 管理程序和 Python 圖形界面。它面向高校研究者、無人機團隊和射頻愛好者提供了一個可以用有限預(yù)算搭建電子掃描雷達的完整參考平臺。項目速覽這套開源雷達硬件能做什么AERIS-10 把雷達系統(tǒng)拆成了電源管理、頻率合成、主板DAC/ADC/混頻/相移/FPGA/MCU、功率放大和天線五個相對獨立的板塊各板塊之間用明確的接口連接可以分階段搭建和驗證。核心能力包括工作頻率 10.5 GHz采用線性調(diào)頻chirp脈沖體制提供兩個版本AERIS-10N 探測距離 3 km、配 8×16 貼片天線AERIS-10X 探測距離 20 km、配 32×16 介質(zhì)填充開槽波導(dǎo)天線俯仰與方位雙方向 ±45° 電子波束掃描另有步進電機驅(qū)動的 360° 機械旋轉(zhuǎn)板載 FPGA 完成脈沖壓縮、多普勒 FFT、MTI 濾波和 CFAR 檢測PyQt6 編寫的 GUI 支持實時距離-多普勒顯示、地圖集成和 FPGA 寄存器級控制硬件文件采用 CERN-OHL-P 許可軟件與固件采用 MIT 許可技術(shù)拆解關(guān)鍵模塊在哪里、如何實現(xiàn)16 通道電子掃描ADAR1000 相移網(wǎng)絡(luò)波束控制是相控陣雷達的核心。主板上掛載了 4 顆 4 通道相移器 ADAR1000配合 16 顆 ADTR1107 收發(fā)前端芯片構(gòu)成 16 通道的收發(fā)相控陣。通過改變每個通道的相位波束可以在不轉(zhuǎn)動天線的情況下在 ±45° 范圍內(nèi)指向任意方向步進電機再提供整機的 360° 機械覆蓋。倉庫中的5_Simulations目錄保存了陣列方向圖的仿真腳本和結(jié)果比如采用 Kaiser 窗的 16 單元陣列圖FPGA 信號處理鏈XC7A50T 上跑完整個接收機接收端由 AD9484 ADC 以高速采樣送入 XC7A50T FPGA在片內(nèi)依次完成I/Q 基帶下變頻、CIC/FIR 抽取濾波、匹配濾波脈沖壓縮、多普勒 FFT、MTI 消褪和 CFAR 恒虛警檢測。發(fā)射端則由 DAC 生成 chirp 波形經(jīng) LTC5552 混頻器上變頻到 10.5 GHz。所有 Verilog 源碼集中在9_Firmware/9_2_FPGA頂層文件為radar_system_top.v目錄內(nèi)附帶大量 testbench 和一條回歸入口cd 9_Firmware/9_2_FPGA bash run_regression.sh腳本分階段執(zhí)行 lint、模塊級測試、集成測試和對抗性測試適合在沒有 FPGA 開發(fā)板時先在主機上驗證邏輯。STM32 管理層上電時序、校準與傳感器融合MCUSTM32F746負責系統(tǒng)管家工作按順序開啟各路電源、配置 AD9523-1 時鐘發(fā)生器和兩顆 ADF4382 頻率合成器、編排 ADAR1000 的相控陣脈沖時序并通過 I2C 總線管理兩套 DAC5578/ADS7830——前者對 16 路功率放大器做柵壓閉環(huán)校準后者讀取經(jīng) 5 mΩ 采樣電阻和 INA241A3 放大后的每路 Idq 電流。GPSUM982、IMUGY-85和氣壓計的數(shù)據(jù)也在這里做融合用于 GUI 地圖定位和目標坐標的姿態(tài)修正。相關(guān)代碼在9_Firmware/9_1_Microcontrollertests/子目錄包含 20 余組基于 cpputest 的主機端單元測試。Python GUIPyQt6 儀表盤與離線回放桌面端位于9_Firmware/9_3_GUI當前主力是 v7 版本PyQt6。主窗口v7/dashboard.py提供六個頁簽距離-多普勒主視圖、Leaflet 地圖、FPGA 寄存器控制面板27 個操作碼、AGC 實時曲線、診斷頁和 DSP 參數(shù)設(shè)置頁。沒有硬件也能運行——它內(nèi)置SoftwareFPGA軟件仿真和回放引擎可以用歷史數(shù)據(jù)復(fù)現(xiàn)完整鏈路。上手路徑從哪里開始看、從哪里跑獲取代碼git clone https://gitcode.com/GitHub_Trending/pl/PLFM_RADAR只跑 GUI無需硬件可進入回放/仿真模式cd 9_Firmware/9_3_GUI pip install -r requirements_v7.txt python GUI_V7_PyQt.py閱讀工程文檔docs/目錄是隨倉庫發(fā)布的文檔站點docs/architecture.html講系統(tǒng)架構(gòu)docs/bring-up.html是硬件上電準備清單docs/implementation-log.html記錄各階段的實現(xiàn)基線。準備搭建硬件生產(chǎn)文件Gerber、BOM、CPL統(tǒng)一放在4_Schematics and Boards Layout/4_7_Production Files按主板上板、電源板、PA 板、天線陣列的順序分階段制作機械圖紙在8_Utils/Mechanical_Drawings。驗證固件MCU 單元測試進入9_Firmware/9_1_Microcontroller/tests執(zhí)行make跨層契約測試運行pytest 9_Firmware/tests/cross_layer/test_cross_layer_contract.py。適用場景教學(xué)與研究從 chirp 生成、匹配濾波到 CFAR 的完整鏈路都有可讀源碼和仿真腳本適合作為雷達課程的實驗平臺學(xué)生可以逐模塊修改并觀察影響。無人機團隊的低成本探測方案AERIS-10N 的 3 km 量程和 ±45° 電子掃描覆蓋了中近距離的感知需求硬件文件齊全可以按需裁剪。射頻與 FPGA 工程實踐即使不實際搭建整機倉庫里的 KiCad 原理圖、阻抗設(shè)計說明如 RO4350B 疊層筆記和 FPGA 回歸測試流程也是少見的完整工程素材。許可與貢獻硬件設(shè)計文件原理圖、PCB、BOM、Gerber、機械圖采用 CERN Open Hardware Licence Version 2 – Permissive可商用但需保留版權(quán)聲明、以相同許可分發(fā)修改版并公開源碼軟件與固件FPGA、STM32、Python采用 MIT 許可。倉庫狀態(tài)為 Alpha功能仍在迭代中。項目歡迎射頻、FPGA、軟件方向的參與。CONTRIBUTING.md約定了分支工作流PR 面向develop分支和四套必須通過的檢查Python lint 與 pytest、MCU 單元測試、FPGA 回歸、跨層契約測試。建議的第一站先把2_Functional Diagram Interconnection Matrices/RADAR_V6_V2.png這張系統(tǒng)框圖和docs/architecture.html對照看一遍弄清信號如何從 DAC 走到天線、再經(jīng) FPGA 回到 GUI然后運行GUI_V7_PyQt.py在回放模式下走一次完整數(shù)據(jù)鏈路。想動手改硬件時再從4_Schematics and Boards Layout/4_6_Schematics的主板原理圖切入?！久赓M下載鏈接】PLFM_RADAROpen-source, low-cost 10.5 GHz PLFM phased array RADAR system項目地址: https://gitcode.com/GitHub_Trending/pl/PLFM_RADAR創(chuàng)作聲明：本文部分內(nèi)容由AI輔助生成（AIGC），僅供參考 AERIS-10 開源 10.5GHz 相控陣雷達：從硬件到 FPGA 的完整構(gòu)建指南
AERIS-10 開源 10.5GHz 相控陣雷達從硬件到 FPGA 的完整構(gòu)建指南【免費下載鏈接】PLFM_RADAROpen-source, low-cost 10.5 GHz PLFM phased array RADAR system項目地址: https://gitcode.com/GitHub_Trending/pl/PLFM_RADARAERIS-10 是一套開源的 10.5 GHz PLFM脈沖線性調(diào)頻相控陣雷達系統(tǒng)倉庫中同時提供了原理圖、PCB 生產(chǎn)文件、FPGA 固件、STM32 管理程序和 Python 圖形界面。它面向高校研究者、無人機團隊和射頻愛好者提供了一個可以用有限預(yù)算搭建電子掃描雷達的完整參考平臺。項目速覽這套開源雷達硬件能做什么AERIS-10 把雷達系統(tǒng)拆成了電源管理、頻率合成、主板DAC/ADC/混頻/相移/FPGA/MCU、功率放大和天線五個相對獨立的板塊各板塊之間用明確的接口連接可以分階段搭建和驗證。核心能力包括工作頻率 10.5 GHz采用線性調(diào)頻chirp脈沖體制提供兩個版本AERIS-10N 探測距離 3 km、配 8×16 貼片天線AERIS-10X 探測距離 20 km、配 32×16 介質(zhì)填充開槽波導(dǎo)天線俯仰與方位雙方向 ±45° 電子波束掃描另有步進電機驅(qū)動的 360° 機械旋轉(zhuǎn)板載 FPGA 完成脈沖壓縮、多普勒 FFT、MTI 濾波和 CFAR 檢測PyQt6 編寫的 GUI 支持實時距離-多普勒顯示、地圖集成和 FPGA 寄存器級控制硬件文件采用 CERN-OHL-P 許可軟件與固件采用 MIT 許可技術(shù)拆解關(guān)鍵模塊在哪里、如何實現(xiàn)16 通道電子掃描ADAR1000 相移網(wǎng)絡(luò)波束控制是相控陣雷達的核心。主板上掛載了 4 顆 4 通道相移器 ADAR1000配合 16 顆 ADTR1107 收發(fā)前端芯片構(gòu)成 16 通道的收發(fā)相控陣。通過改變每個通道的相位波束可以在不轉(zhuǎn)動天線的情況下在 ±45° 范圍內(nèi)指向任意方向步進電機再提供整機的 360° 機械覆蓋。倉庫中的5_Simulations目錄保存了陣列方向圖的仿真腳本和結(jié)果比如采用 Kaiser 窗的 16 單元陣列圖FPGA 信號處理鏈XC7A50T 上跑完整個接收機接收端由 AD9484 ADC 以高速采樣送入 XC7A50T FPGA在片內(nèi)依次完成I/Q 基帶下變頻、CIC/FIR 抽取濾波、匹配濾波脈沖壓縮、多普勒 FFT、MTI 消褪和 CFAR 恒虛警檢測。發(fā)射端則由 DAC 生成 chirp 波形經(jīng) LTC5552 混頻器上變頻到 10.5 GHz。所有 Verilog 源碼集中在9_Firmware/9_2_FPGA頂層文件為radar_system_top.v目錄內(nèi)附帶大量 testbench 和一條回歸入口cd 9_Firmware/9_2_FPGA bash run_regression.sh腳本分階段執(zhí)行 lint、模塊級測試、集成測試和對抗性測試適合在沒有 FPGA 開發(fā)板時先在主機上驗證邏輯。STM32 管理層上電時序、校準與傳感器融合MCUSTM32F746負責系統(tǒng)管家工作按順序開啟各路電源、配置 AD9523-1 時鐘發(fā)生器和兩顆 ADF4382 頻率合成器、編排 ADAR1000 的相控陣脈沖時序并通過 I2C 總線管理兩套 DAC5578/ADS7830——前者對 16 路功率放大器做柵壓閉環(huán)校準后者讀取經(jīng) 5 mΩ 采樣電阻和 INA241A3 放大后的每路 Idq 電流。GPSUM982、IMUGY-85和氣壓計的數(shù)據(jù)也在這里做融合用于 GUI 地圖定位和目標坐標的姿態(tài)修正。相關(guān)代碼在9_Firmware/9_1_Microcontrollertests/子目錄包含 20 余組基于 cpputest 的主機端單元測試。Python GUIPyQt6 儀表盤與離線回放桌面端位于9_Firmware/9_3_GUI當前主力是 v7 版本PyQt6。主窗口v7/dashboard.py提供六個頁簽距離-多普勒主視圖、Leaflet 地圖、FPGA 寄存器控制面板27 個操作碼、AGC 實時曲線、診斷頁和 DSP 參數(shù)設(shè)置頁。沒有硬件也能運行——它內(nèi)置SoftwareFPGA軟件仿真和回放引擎可以用歷史數(shù)據(jù)復(fù)現(xiàn)完整鏈路。上手路徑從哪里開始看、從哪里跑獲取代碼git clone https://gitcode.com/GitHub_Trending/pl/PLFM_RADAR只跑 GUI無需硬件可進入回放/仿真模式cd 9_Firmware/9_3_GUI pip install -r requirements_v7.txt python GUI_V7_PyQt.py閱讀工程文檔docs/目錄是隨倉庫發(fā)布的文檔站點docs/architecture.html講系統(tǒng)架構(gòu)docs/bring-up.html是硬件上電準備清單docs/implementation-log.html記錄各階段的實現(xiàn)基線。準備搭建硬件生產(chǎn)文件Gerber、BOM、CPL統(tǒng)一放在4_Schematics and Boards Layout/4_7_Production Files按主板上板、電源板、PA 板、天線陣列的順序分階段制作機械圖紙在8_Utils/Mechanical_Drawings。驗證固件MCU 單元測試進入9_Firmware/9_1_Microcontroller/tests執(zhí)行make跨層契約測試運行pytest 9_Firmware/tests/cross_layer/test_cross_layer_contract.py。適用場景教學(xué)與研究從 chirp 生成、匹配濾波到 CFAR 的完整鏈路都有可讀源碼和仿真腳本適合作為雷達課程的實驗平臺學(xué)生可以逐模塊修改并觀察影響。無人機團隊的低成本探測方案AERIS-10N 的 3 km 量程和 ±45° 電子掃描覆蓋了中近距離的感知需求硬件文件齊全可以按需裁剪。射頻與 FPGA 工程實踐即使不實際搭建整機倉庫里的 KiCad 原理圖、阻抗設(shè)計說明如 RO4350B 疊層筆記和 FPGA 回歸測試流程也是少見的完整工程素材。許可與貢獻硬件設(shè)計文件原理圖、PCB、BOM、Gerber、機械圖采用 CERN Open Hardware Licence Version 2 – Permissive可商用但需保留版權(quán)聲明、以相同許可分發(fā)修改版并公開源碼軟件與固件FPGA、STM32、Python采用 MIT 許可。倉庫狀態(tài)為 Alpha功能仍在迭代中。項目歡迎射頻、FPGA、軟件方向的參與。CONTRIBUTING.md約定了分支工作流PR 面向develop分支和四套必須通過的檢查Python lint 與 pytest、MCU 單元測試、FPGA 回歸、跨層契約測試。建議的第一站先把2_Functional Diagram Interconnection Matrices/RADAR_V6_V2.png這張系統(tǒng)框圖和docs/architecture.html對照看一遍弄清信號如何從 DAC 走到天線、再經(jīng) FPGA 回到 GUI然后運行GUI_V7_PyQt.py在回放模式下走一次完整數(shù)據(jù)鏈路。想動手改硬件時再從4_Schematics and Boards Layout/4_6_Schematics的主板原理圖切入?！久赓M下載鏈接】PLFM_RADAROpen-source, low-cost 10.5 GHz PLFM phased array RADAR system項目地址: https://gitcode.com/GitHub_Trending/pl/PLFM_RADAR創(chuàng)作聲明：本文部分內(nèi)容由AI輔助生成（AIGC），僅供參考