1. 尺寸競(jìng)賽背后的產(chǎn)品邏輯從“拼性能”到“拼體積”這兩年但凡翻過(guò)幾家主流MCU廠商的選型手冊(cè)都能感受到一個(gè)明顯變化32位MCU的封裝尺寸正在瘋狂下探。以前QFN48、LQFP64這類封裝還是主流現(xiàn)在WLCSP、CSP這類接近裸片尺寸的封裝越來(lái)越多地出現(xiàn)在產(chǎn)品列表里最小的一檔甚至做到了1.5mm見(jiàn)方以下。很多工程師第一次看到這些封裝時(shí)都會(huì)愣一下這玩意兒真的能用手焊嗎答案是——基本不能但這并不妨礙廠商們前赴后繼地把芯片越做越小。要理解這場(chǎng)“爭(zhēng)最小”的競(jìng)賽得先想明白一件事MCU小型化到底在解決誰(shuí)的痛點(diǎn)我個(gè)人的看法是這波趨勢(shì)的核心驅(qū)動(dòng)力來(lái)自三個(gè)方向。第一是可穿戴設(shè)備TWS耳機(jī)、智能戒指、醫(yī)療貼片這類產(chǎn)品對(duì)PCB面積的要求已經(jīng)到了錙銖必較的程度板子每縮小1平方毫米整機(jī)結(jié)構(gòu)設(shè)計(jì)的余量就大一分。第二是IoT傳感器節(jié)點(diǎn)這類應(yīng)用雖然不要求極致小型化但往往需要把MCU塞進(jìn)各種奇奇怪怪的安裝空間里比如工業(yè)管路監(jiān)測(cè)、智能表計(jì)內(nèi)部的緊湊模組。第三是醫(yī)療器械尤其是介入式或植入式設(shè)備尺寸直接關(guān)系到臨床可用性廠商在這些項(xiàng)目上對(duì)封裝尺寸的敏感度極高。而這場(chǎng)競(jìng)賽之所以能在“32位”這個(gè)賽道上打起來(lái)底層原因是Cortex-M0這類內(nèi)核的普及。以前做超小封裝廠商們更傾向于用8位MCU因?yàn)?位內(nèi)核面積小、功耗低、外圍簡(jiǎn)單做小封裝難度不大。但8位MCU的生態(tài)和算力天花板擺在那里隨著傳感器融合、邊緣預(yù)處理、無(wú)線協(xié)議棧這些需求越來(lái)越普遍8位的處理能力逐漸不夠用了。Cortex-M0的出現(xiàn)正好填補(bǔ)了這個(gè)空檔——它比經(jīng)典8位內(nèi)核大不了太多但指令效率、編譯生態(tài)、外設(shè)豐富度完全是另一個(gè)量級(jí)而且各家IP授權(quán)模式成熟在此基礎(chǔ)上做小封裝封裝成本也可控。所以你現(xiàn)在看到的局面是Cortex-M0幾乎成了超小封裝32位MCU的標(biāo)準(zhǔn)內(nèi)核選擇而意法半導(dǎo)體、Nordic、瑞薩、新唐、華大、極海等一批廠商各自都在用“最小封裝尺寸”作為新品的核心賣(mài)點(diǎn)之一。拼性能拼不過(guò)的時(shí)候先把體積卷下來(lái)這招確實(shí)有效。不過(guò)這里要提醒一句封裝小并不等于系統(tǒng)整體就小。很多工程師只盯著芯片本體尺寸等到畫(huà)PCB的時(shí)候才發(fā)現(xiàn)芯片底部的焊盤(pán)間距小到普通工藝根本走不了線被迫升級(jí)HDI板、加盲埋孔成本一下子漲上去好幾倍。所以“爭(zhēng)最小”這件事對(duì)芯片廠商來(lái)說(shuō)是營(yíng)銷(xiāo)賣(mài)點(diǎn)對(duì)實(shí)際項(xiàng)目來(lái)說(shuō)得把封裝、布線、工藝、成本放在一起通盤(pán)考量。2. 當(dāng)前“最小”能到什么程度封裝工藝與尺寸邊界的現(xiàn)狀2.1 WLCSP封裝為何成為小型化首選說(shuō)到最小尺寸就繞不開(kāi)WLCSPWafer Level Chip Scale Package晶圓級(jí)芯片封裝。這個(gè)封裝最大的特點(diǎn)是沒(méi)有傳統(tǒng)意義上的引線框架和塑封體芯片做好之后直接在晶圓上長(zhǎng)焊球然后切割成單顆焊球本身就是引腳。封裝后的尺寸基本等于裸片尺寸頂多在外圍加一圈很窄的余量。CSP封裝與WLCSP的核心區(qū)別在于后者省去了基板和塑封步驟從晶圓直接到成品良率和成本控制得好。目前市面上主打“最小”的32位MCU絕大多數(shù)走的是WLCSP路線。舉個(gè)例子某款基于Cortex-M0的MCU內(nèi)部Flash做到64KBRAM做到16KB封裝尺寸做到1.58mm × 1.11mm引腳間距ball pitch只有0.35mm。這個(gè)尺寸大概是什么概念呢一顆常見(jiàn)的0402封裝電阻是1.0mm × 0.5mm這顆MCU比兩顆0402電阻并排大不了多少。在PCB上它占用的面積比一個(gè)0603電容加焊盤(pán)還要小。2.2 面積極限由什么決定MCU的裸片面積大小主要由三個(gè)因素決定邏輯部分內(nèi)核、SRAM、Flash、模擬部分ADC、參考源、LDO、振蕩器、IO部分每個(gè)引腳必須有ESD保護(hù)和驅(qū)動(dòng)電路。Cortex-M0內(nèi)核本身面積很小在成熟工藝上可能不到0.05平方毫米加上64KB Flash和16KB SRAM整個(gè)數(shù)字邏輯部分也可以控制在很小的范圍內(nèi)。真正占面積的反而是模擬電路和IO。做過(guò)芯片設(shè)計(jì)的朋友應(yīng)該清楚IO PAD的面積往往比內(nèi)核還大因?yàn)镋SD結(jié)構(gòu)、驅(qū)動(dòng)管、電平轉(zhuǎn)換電路都很占地方。這就導(dǎo)致一個(gè)很有趣的現(xiàn)象引腳數(shù)越少的封裝越容易做小因?yàn)镮O數(shù)量直接決定了PAD數(shù)量。所以你會(huì)看到超小封裝的MCU往往引腳數(shù)很少。比如上文提到的1.58mm × 1.11mm封裝只有9個(gè)引腳。去掉電源、地、復(fù)位、時(shí)鐘真正可用的GPIO可能只有4到5個(gè)。這種IO數(shù)量做小項(xiàng)目綽綽有余但如果你需要驅(qū)動(dòng)一個(gè)顯示屏加幾個(gè)按鍵加一個(gè)通信接口可能就得另選方案了。表不同封裝工藝的尺寸與適用性對(duì)比封裝形式典型最小尺寸引腳間距焊接難度典型應(yīng)用LQFP487mm × 7mm0.5mm較低可手焊通用控制、電機(jī)驅(qū)動(dòng)QFN324mm × 4mm0.5mm中等底部焊盤(pán)電機(jī)控制、傳感器模組CSP322.6mm × 2.5mm0.4mm較高需回流焊智能穿戴、緊湊模組WLCSP9球1.58mm × 1.11mm0.35mm高需專用工藝TWS耳機(jī)、醫(yī)療貼片2.3 面積縮小的代價(jià)晶圓成本與良率博弈芯片面積變小單顆晶圓能切出的裸片數(shù)量變多理論上單顆成本是下降的。但事情沒(méi)那么簡(jiǎn)單。WLCSP封裝有個(gè)特點(diǎn)焊球是直接做在芯片鋁墊上的一旦切割邊緣有微小裂紋或者焊球下方的介質(zhì)層有缺陷整顆芯片就報(bào)廢了。這意味著對(duì)晶圓制造和封測(cè)的良率要求非常高。而且小封裝MCU通常面向高密度消費(fèi)電子產(chǎn)品出貨量大任何良率波動(dòng)都會(huì)被放大成巨額損失。所以各家廠商在做超小封裝產(chǎn)品時(shí)會(huì)非常謹(jǐn)慎地控制出貨節(jié)奏和適用場(chǎng)景不會(huì)一上來(lái)就把所有產(chǎn)品線都轉(zhuǎn)成WLCSP。我自己見(jiàn)過(guò)一個(gè)項(xiàng)目選型時(shí)看中某款超小封裝MCU的成本優(yōu)勢(shì)結(jié)果量產(chǎn)時(shí)因?yàn)榉鉁y(cè)環(huán)節(jié)的良率問(wèn)題供應(yīng)一直不穩(wěn)定最后不得不并行備貨另一家傳統(tǒng)QFN封裝的產(chǎn)品。所以選這些小封裝芯片時(shí)建議優(yōu)先考慮產(chǎn)品已經(jīng)量產(chǎn)一段時(shí)間、有穩(wěn)定供貨記錄的型號(hào)盡量不要做第一個(gè)吃螃蟹的人。3. 封裝做小之后PCB設(shè)計(jì)和制造迎來(lái)哪些“硬約束”3.1 焊盤(pán)與引腳間距布線空間被急劇壓縮芯片本身做小只是第一步真正考驗(yàn)工程師的是后續(xù)的PCB設(shè)計(jì)。WLCSP的焊球間距到了0.35mm甚至0.3mm這意味著焊盤(pán)直徑可能只有0.2mm左右焊盤(pán)之間的間隙只有0.1mm多。在普通PCB工藝下這個(gè)間隙根本塞不進(jìn)走線。實(shí)踐中有幾種應(yīng)對(duì)思路。最常用的是在芯片下方設(shè)置扇出過(guò)孔即via-in-pad從焊盤(pán)直接打孔到內(nèi)層再在內(nèi)層把信號(hào)引出去。這個(gè)方案需要PCB廠家支持盤(pán)中孔工藝且孔必須做樹(shù)脂塞孔加電鍍填平否則焊接時(shí)錫膏會(huì)順著孔流走造成虛焊。另一種方案是使用HDI板通過(guò)一階或二階盲埋孔結(jié)構(gòu)實(shí)現(xiàn)高密度互連但成本會(huì)顯著上升。做這類板子時(shí)一定要提前和PCB廠確認(rèn)工藝能力別等Gerber都出完了才發(fā)現(xiàn)最小線寬、最小孔徑滿足不了要求。按目前的成熟工藝水平0.35mm pitch的WLCSP采用盤(pán)中孔加4mil線寬線距勉強(qiáng)能在兩層板內(nèi)完成扇出如果只有0.3mm pitch基本就要上四層板以上了。3.2 焊接工藝窗口變窄返修幾乎不可能WLCSP的焊接完全依賴回流焊溫度曲線需要精確控制。焊球本身是錫銀銅合金SAC305這類而芯片和PCB的熱膨脹系數(shù)差異會(huì)導(dǎo)致焊點(diǎn)在溫度變化過(guò)程中承受額外的剪切應(yīng)力。如果PCB厚度、銅厚、焊盤(pán)設(shè)計(jì)配合不當(dāng)冷熱沖擊測(cè)試時(shí)焊點(diǎn)開(kāi)裂的概率會(huì)明顯上升。更要命的是返修。QFN封裝焊壞了還能用熱風(fēng)槍吹下來(lái)重新貼但WLCSP一旦貼偏或者橋連用熱風(fēng)槍拆的時(shí)候芯片底部的焊球很難均勻熔化稍不注意就把焊盤(pán)扯掉了。而且芯片本來(lái)就小吸嘴和加熱頭都不好對(duì)準(zhǔn)。所以這類芯片基本默認(rèn)一次性焊接打樣階段如果焊接設(shè)備不行建議直接交給專業(yè)貼片廠不要自己嘗試手工返修我在這上面浪費(fèi)過(guò)不少板子。3.3 熱設(shè)計(jì)小封裝意味著散熱路徑更短很多工程師忽略了一個(gè)問(wèn)題芯片封裝做小熱阻反而是變大的。封裝體積小意味著可用的散熱銅皮面積變小而且WLCSP直接把熱傳導(dǎo)路徑縮短到晶圓到PCB之間的一排焊球上散熱主要靠PCB銅皮。對(duì)于功耗較低的Cortex-M0產(chǎn)品來(lái)說(shuō)這個(gè)影響通常不明顯但如果你的應(yīng)用需要芯片持續(xù)跑在較高主頻或者有較大的IO驅(qū)動(dòng)電流就要仔細(xì)算一下結(jié)溫了。我在一個(gè)傳感器節(jié)點(diǎn)項(xiàng)目里做過(guò)實(shí)測(cè)同樣一顆M0內(nèi)核、同樣工作頻率和負(fù)載QFN32封裝和WLCSP封裝在高負(fù)載運(yùn)行時(shí)的表面溫度差了近6到8度。雖然兩種封裝下芯片都能正常工作但長(zhǎng)期可靠性還是有差異尤其是那些安裝在密閉殼體內(nèi)的產(chǎn)品散熱條件本來(lái)就不理想小型化封裝的風(fēng)險(xiǎn)務(wù)必提前評(píng)估。4. 選型決策指南什么時(shí)候該追“最小”什么時(shí)候不必4.1 真正需要超小封裝的場(chǎng)景清單不是所有項(xiàng)目都需要追趕“最小”的浪潮但有些場(chǎng)景確實(shí)值得為超小封裝付出額外的設(shè)計(jì)成本和加工成本。結(jié)合我自己做過(guò)的項(xiàng)目總結(jié)出以下幾條判斷標(biāo)準(zhǔn)整機(jī)內(nèi)部空間真正緊張PCB面積直接決定產(chǎn)品形態(tài)。典型如TWS耳機(jī)充電倉(cāng)、智能戒指、微型攝像頭模組這些產(chǎn)品的主板面積往往不到10mm × 10mm每一平方毫米都很寶貴。目標(biāo)重量有嚴(yán)格限制。航空模型、無(wú)人機(jī)吊艙、醫(yī)療貼片這類應(yīng)用重量敏感度極高縮小封裝能省下不少PCB和外殼材料重量。需要極短的信號(hào)路徑。高頻通信或高速傳感器信號(hào)對(duì)寄生參數(shù)敏感芯片和傳感器靠得越近越好超小封裝有助于實(shí)現(xiàn)這一點(diǎn)。4.2 不建議追小的反向場(chǎng)景反過(guò)來(lái)有些項(xiàng)目追逐超小封裝純屬給自己找麻煩。典型的情況包括產(chǎn)品有現(xiàn)場(chǎng)升級(jí)或維修需求設(shè)備可能在惡劣環(huán)境中長(zhǎng)期運(yùn)行焊接點(diǎn)壽命要求極高。此時(shí)傳統(tǒng)QFN封裝反而更有優(yōu)勢(shì)。量產(chǎn)環(huán)境沒(méi)有成熟的SMT產(chǎn)線或代工廠的高密度板加工能力有限。為了一個(gè)小封裝被迫升級(jí)產(chǎn)線成本遠(yuǎn)大于收益。需要大量裸露GPIO或者外設(shè)模塊眾多。超小封裝的引腳數(shù)根本滿足不了需求強(qiáng)行使用只會(huì)導(dǎo)致上層設(shè)計(jì)妥協(xié)。4.3 案例分析一個(gè)從“追小”到“回歸理性”的實(shí)戰(zhàn)經(jīng)歷之前的傳感器節(jié)點(diǎn)項(xiàng)目初代設(shè)計(jì)為了追求美觀和緊湊選了一顆WLCSP封裝的主控尺寸只有1.6mm見(jiàn)方。結(jié)果開(kāi)發(fā)過(guò)程中遇到兩個(gè)問(wèn)題一是測(cè)試探針接觸不上那么小的焊盤(pán)需要定制測(cè)試治具額外花了兩周二是量產(chǎn)階段PCB良率一直卡在97%左右每次都有零星不良品被檢出。后來(lái)把設(shè)計(jì)改成了QFN24封裝的同系列芯片面積增加了不到8mm2但焊接穩(wěn)定性、測(cè)試便利性都有了質(zhì)的提升整體成本反而下降了。這件事給我的教訓(xùn)是超小封裝帶來(lái)的面積收益必須放在整個(gè)制造和測(cè)試鏈條里去衡量單純看芯片規(guī)格書(shū)上的“尺寸最小”很容易忽略下游環(huán)節(jié)的成本。5. 下一步的技術(shù)演進(jìn)從“最小”到“最合適”的回歸從目前的趨勢(shì)來(lái)看32位MCU的尺寸競(jìng)賽不會(huì)一直朝著“無(wú)限小”發(fā)展。封裝物理極限擺在那里再往下做焊球間距就要進(jìn)入sub-0.3mm區(qū)間這會(huì)直接挑戰(zhàn)現(xiàn)有PCB制造和SMT貼片工藝的能力邊界。行業(yè)的共識(shí)是0.3mm pitch在較長(zhǎng)時(shí)間內(nèi)會(huì)是一個(gè)實(shí)際量產(chǎn)的經(jīng)濟(jì)性下限。接下來(lái)更有意思的演進(jìn)方向我認(rèn)為有兩個(gè)。一是“合封”思路把MCU、Flash、晶振、電源管理甚至射頻前端集成到一個(gè)封裝里做成系統(tǒng)級(jí)封裝SiP。單個(gè)封裝的面積可能比WLCSP大一些但整板面積反而可以做得更小因?yàn)橥獠科骷淮蠓鶞p少了。二是在超小封裝上實(shí)現(xiàn)更豐富的模擬前端和可配置邏輯讓一顆小芯片能接管更多功能減少系統(tǒng)中的第二顆、第三顆芯片。前陣子和幾個(gè)同行聊到這個(gè)話題大家的共識(shí)是小型化終歸是手段不是目的。真正讓產(chǎn)品贏得市場(chǎng)的是能在限定體積和功耗預(yù)算內(nèi)把功能、性能和可靠性的平衡做到最好。芯片廠商把“最小”作為競(jìng)爭(zhēng)焦點(diǎn)最終還是要落在應(yīng)用層面的實(shí)際收益上。對(duì)我自己來(lái)說(shuō)每次選型看到U盤(pán)般大小的開(kāi)發(fā)板時(shí)還是會(huì)心動(dòng)但真正下單前我會(huì)先把后面三件套——PCB加工能力、SMT產(chǎn)線工藝、測(cè)試返修方案——全部確認(rèn)清楚。畢竟在工程世界里能穩(wěn)定量產(chǎn)的好設(shè)計(jì)才是真正的好設(shè)計(jì)。